Я скачал бесплатный веб-пакет Vivado и попытался смоделировать такой простой проект:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity async_RS_trig is
Port ( R : in STD_LOGIC;
S : in STD_LOGIC;
Q : out STD_LOGIC;
nQ : out STD_LOGIC);
end async_RS_trig;
architecture async_RS_trig of async_RS_trig is
signal bQ,nbQ : std_logic;
begin
bQ <= R nor nbQ;
nbQ<= S nor bQ;
Q <= bQ;
nQ <= nbQ;
end async_RS_trig;
Когда я нажимаю Запустить симуляцию, Vivado пытается скомпилировать этот код, и я получаю сообщение об ошибке:
ERROR: [XSIM 43-3409] Failed to compile generated C file xsim.dir/async_RS_trig_behav/obj/xsim_0.c.
Но код правильный, я попытался смоделировать пустую архитектуру и получил ту же ошибку. Что мне делать, чтобы это исправить?
Спасибо! С Уважением
bQ <= R nor nbQ
, как этоbQ <= transport R nor nbQ after 1 ns;
. Единственный способ найти решение для такого рода ошибок - это поиграть со своим кодом, прокомментировать и раскомментировать строки или модули и, возможно, попробовать различные инструменты, такие как синтез, questa sim, ghdl, ... Последний вопрос: используете ли вы новейшую версию Vivado выпуск 2014.2? - person Paebbels   schedule 12.09.2014