Среда Test Bench Environment cocotb получила исправление ошибок 1.6.1

Октябрьский выпуск cocotb 1.6.0, последней на тот момент версии популярной среды тестового стенда косимуляции на основе сопрограмм для VHDL и Verilog RTL, принес с собой множество улучшений и новых функций — и одну досадную ошибку регрессии, которая проблема была решена в версии 1.6.1.

Выпущенная ранее в этом месяце версия cocotb 1.6.1 имеет все те же функции, что и версия 1.6.0, включая новый C-to-Python PYGPI_ENTRY_POINT, моделирование LogicArray тип данных, новые и улучшенные функции планирования и поддержку библиотек ModelSim, Questa и Xcelium VHDL, но устраняет одну регрессионную ошибку, обнаруженную в TestFactory.

При использовании метода TestFactory _create_test в cocotb 1.6.0, имена тестов генерируются без уникального суффикса имени индекса, что дает всем тестам одно и то же имя. Исправление в 1.6.1 исправляет это.

Всем, кто в настоящее время использует cocotb 1.6.0 или более раннюю версию, рекомендуется выполнить обновление до последней версии, которую всегда можно найти в репозитории проекта на GitHub вместе с исходным кодом под разрешительной пересмотренной лицензией BSD.

Карлос Эдуардо запускает еженедельный чат «OpenHWSpace» в Твиттере

Облачный архитектор и посол RISC-V Карлос Эдуардо запустил еженедельную серию виртуальных неконференций в Twitter Spaces, предназначенную для всех, кто интересуется бесплатным кремнием с открытым исходным кодом, цифровым дизайном, программируемыми пользователем вентильными массивами и другими интересующими темами.

Это неструктурированная «неконференция, на которой каждый может рассказать о цифровом дизайне, оборудовании, FPGA, ядрах, EDA и многом другом», — объясняет Карлос о еженедельном мероприятии. Я запланировал подходящее время от западного побережья США до Центральной Европы. Сожалеем всем друзьям из Азии и Океании… но солнце не щадит всех нас!

Мероприятия проходят каждый четверг в 15:00 UTC через платформу Twitter Spaces, функцию голосового чата, которая была открыта. для всех пользователей платформы социальных сетей для микроблогов в октябре этого года.

Чтобы подписаться на напоминание о следующем OpenHWSpace, см. Твиттер-пространство Карлоса.

Enjoy Digital превращает старые биткойн-майнеры в «100% открытые» компьютеры RISC-V

Enjoy Digital продолжает свою работу над открытым аппаратным обеспечением, представляя программное обеспечение и шлюз, необходимые для превращения плат SQRL Acorn FPGA, изначально разработанных для майнинга криптовалюты Биткойн, в полнофункциональные компьютеры RISC-V, готовые к вставке практически в любой M.2 PCI Express. слот.

Есть свободный слот PCIe-M2 на вашем компьютере с Linux? Почему бы не поставить в него 100% открытый компьютер RISC-V-Linux или не создать свой собственный ускоритель на основе FPGA — без кабеля JTAG/UART, — написала организация под коротким видеороликом, раскрывающим проект.

Забавная вещь: драйвер LiteUART Linux от Antmicro используется для связи UART с обеих сторон: SoC VexRiscv под управлением Linux и хостом для создания виртуального UART через PCIe. Этот последний недостающий элемент только что был добавлен Ильей [Сергачевым].

В результате получается компактный компьютер, полностью работающий на компактной FPGA, который затем может общаться с хостом через M.2. Слот PCI Express. Используя прямой доступ к памяти (DMA), можно обеспечить связь со скоростью более 13 Гбит/с в обоих направлениях.

Чтобы улучшить экосистему, Enjoy Digital распространила среди сообщества 20 плат; хотя их больше нет, любой желающий может узнать больше в теме Enjoy Digital Twitter и репозиторий LiteX-Boards на GitHub.

Silicon Compiler нацелен на автоматизацию «перевода исходного кода в Silicon»

Проект Silicon Compiler стартовал с немалой целью: автоматизировать создание кремния из исходного кода, точно так же, как компилятор программного обеспечения автоматически создает исполняемые файлы.

Компиляция простых программ в кремний должна быть похожим на использование llvm или gcc: быстро, автоматизировано и доступно, — объясняют авторы проекта Андреас Олофссон, Уильям Рансохофф, Ной Мороз и Закари Йедидия.

SiliconCompiler — это компилятор с открытым исходным кодом, который автоматизирует преобразование исходного кода в кремний, используя стандартизированную схему данных компилятора, объектно-ориентированный API Python и модель выполнения распределенных систем.

Silicon Compiler, по словам его создателей, стремится создать масштабируется до тысяч разработчиков и миллионов серверов — и в то же время максимально упрощает создание физического кремния из исходного кода, включая процесс разработки, который похож на программирование на Python: креативно, продуктивно и весело — и который должен на переход от Verilog к верстке у новичков уходит не более 10 минут.

Более подробная информация о проекте доступна на сайте Silicon Compiler, а исходный код и последняя версия, доступная по разрешительной лицензии Apache 2.0, доступны в репозитории проекта на GitHub.

Бруно Леви запускает Ray-Tracer на ядре Tiny SERV Bit-Serial

Бруно Леви поставил перед отмеченным наградами ультракомпактным ядром RISC-V для последовательной передачи данных SERV, разработанным директором FOSSi Foundation Олофом Киндгреном, сложную рабочую нагрузку: трассировку лучей. наиболее известен как ядро, использованное в тесте CoreScore. Задача состоит в том, чтобы увидеть, сколько функциональных ядер SERV можно втиснуть в одну FPGA. Однако, как показывает демонстрация Бруно, он по-прежнему является самостоятельным функциональным ядром.

Основанный на маленьком движке трассировки лучей, написанном Дмитрием Соколовым и портированном Бруно на платформы C и RISC-V, Project видит, что ядро ​​выводит изображение в текстовом режиме с использованием цветов ANSI для узнаваемого, хотя и блочного результата шары над шахматной доской.

[Я] думал о хорошей демонстрации для кучи SERV. , — отмечает Олоф о потенциале проекта. Расширение M также написано таким образом, что произвольное количество ядер может совместно использовать блок mul/div, поэтому добавление M в многоядерную систему не требует больших дополнительных затрат. Моя теория состоит в том, что если вы выполняете mul только каждые n инструкций, то n ядер могут совместно использовать mul без замедления.

Видео с работой трассировщика лучей доступно в Твиттере Бруно. thread, а также TinyTutorial о том, как запустить его на макетной плате Radiona ULX3S — и как сделать так, чтобы он выводился на встроенный OLED-дисплей, а не на дисплей HDMI.

Проект nextpnr достиг важной вехи: его первый тегированный релиз

Проект nextpnr, цель которого — предложить полностью открытые, независимые от поставщика возможности портативного места и маршрута, достиг важной вехи: его первый выпуск с тегами, nextpnr 0.1.

Хостинг как часть открытого синтеза Yosys Suite, но предназначенный для переносимости, nextpnr был запущен в 2018 году как преемник Versatile Place-and-Route (VPR) и Arachne-PNR. Он построен так, чтобы быть нейтральным к поставщику, зависеть от времени, полностью бесплатен и открыт для всех — и за годы, прошедшие с момента его открытия, получил обновления для поддержки ряда целевых устройств, включая экспериментальный общий сервер. для определяемых пользователем архитектур.

Разработка nextpnr была быстрой и непрерывной, оставляя мало места для объявления момента, когда проект готов — и его первый выпуск с тегами имеет номер v0.1. по этой самой причине, показывая, что предстоит еще много работы.

Выпуск nextpnr 0.1 с тегами доступен в репозитории проекта GitHub сейчас, в то время как исходный код код, который на момент написания уже видел 16 дополнительных коммитов с момента помеченного выпуска, находится в том же месте под разрешительной лицензией ISC.

Проект nMigen переименовывается в Amaranth HDL, чтобы открыть новую эру

Проект nMigen, цепочка инструментов с открытым исходным кодом для разработки аппаратного обеспечения на основе Python, больше не существует, но поклонники могут вздохнуть с облегчением, так как он продолжается под новым названием Amaranth HDL, чтобы отличаться от проекта Migen.

Недавно переименованный проект включает в себя: Amaranth HDL, сам язык описания оборудования; стандартная библиотека Amaranth; тренажер Амарант; и система сборки Amaranth; наряду с определениями плат, набором инструментов системы на кристалле и дистрибутивом Yosys на основе WebAssembly.

Название может быть новым, но суть программного обеспечения не изменилась: те, которые в настоящее время построены на nMigen, могут быть перенесены. на Amaranth HDL без труда и без потери какой-либо функциональности.

Ребрендинг приносит проекту новый дом в репозиторий Amaranth GitHub, а также новый IRC-канал — #амарант-ланг — в сети libera.chat.

Клэр Ксения Вульф предостерегает от триггеров с асинхронной нагрузкой — по мере того, как Yosys получает эту функцию

В Yosys появилась поддержка триггеров асинхронной нагрузки, но разработчик Yosys Клэр Ксения Вольф предостерегает от ее использования, назвав ее проблемной функцией.

Недавно мы добавили поддержку триггеров асинхронной нагрузки. — плюхается в Yosys для проекта клиента, — объясняет Клэр. Однако мы считаем, что это проблематичная функция в инструменте синтеза (System-)Verilog, и поэтому я хотел бы воспользоваться этой возможностью, чтобы объяснить, почему следует избегать использования триггеров асинхронной нагрузки в новых проектах (System-)Verilog.

«Способ моделирования асинхронного сброса с использованием блоков Verilog always не чувствителен к сигналам данных, обеспечивающим значение асинхронной загрузки. Таким образом, если сигналы данных меняются, пока активен асинхронный сброс, новые данные не загружаются в триггер, когда ни часы, ни асинхронный сброс не переключаются.

Описывая это как плохие новости, у Клэр есть и хорошие: ряд методов проектирования, позволяющих избежать необходимости в поведенческом коде Verilog: прямое создание экземпляров примитивов триггеров; использование имитационной модели Verilog UDP; использование процедурного назначения и отмены; и трюк с защелкой + триггер, который можно использовать, чтобы полностью избежать асинхронной загрузки FF при сохранении семантики таких элементов.

Полную статью с примерами кода можно найти здесь. нашел в блоге Yosys.

Новое учебное пособие по FPGA помещает FemtoRV в SoC LiteX

Бруно Леви, хотя и не занят тем, что крошечные ядра RISC-V запускают механизмы трассировки лучей, написал новое руководство для серии Learn FPGA — на этот раз сосредоточившись на включении ядра FemtoRV в среду создания системы на кристалле LiteX.

Здорово иметь легкий доступ к хорошо написанному шлюзу для всех устройств, доступных на борту, ​​— написал Бруно о проекте. LiteX/nMigen [теперь Amaranth] — отличный инструмент для «игры в LEGO со всеми этими компонентами.

» LiteX может использовать все варианты FemtoRV, начиная с самого крошечного фемторв-кварка (RV32I) , до самого большого с FPU: femtorv-petitbateau (RV32IMFC+irq)».

В настоящее время Бруно работает над портированием ряда демонстраций на платформу и уже создал движок трассировки лучей. — тот же движок, на котором был основан описанный выше проект трассировки лучей SERV.

Полное руководство, посвященное работе с Radiona ULX3S. доступен в репозитории Learn FPGA GitHub; поддерживающее видео можно найти в твитах Бруно.

RISC-V International отмечает знаменательный год и ратифицирует 15 новых спецификаций

RISC-V International опубликовала ретроспективный отчет о впечатляющих 130-процентных темпах роста за год и о множестве достижений, в том числе о самых последних: ратификации 15 новых технических спецификаций, представляющих 40 расширений набора инструкций RISC-V.< br />
В 2021 году RISC-V International совершила огромный скачок в нашем техническом прогрессе, поскольку мы ратифицировали 15 спецификаций, которые имеют решающее значение для будущего вычислений, — говорит председатель правления Крсте Асанович об усилиях организации.

Разработка этих спецификаций действительно продемонстрировала невероятные преимущества открытого сотрудничества между компаниями и регионами, поскольку участники работали вместе над разработкой новых подходов для самых последних требований к вычислительной технике.

Эти 15 недавно- Утвержденные спецификации включают спецификации вектора, скалярной криптографии и гипервизора, благодаря которым ожидается, что RISC-V станет лучшим выбором для проектов искусственного интеллекта (ИИ) и машинного обучения (МО), Интернета вещей (IoT), промышленности, автомобилестроения. , центры обработки данных и облачные вычисления.

RISC-V доказывает силу открытого сотрудничества в продвижении кремниевой отрасли вперед благодаря невероятным техническим достижениям, глубокому глобальному сотрудничеству и глубоким инновациям во всем спектре вычисления. В 2021 году количество участников RISC-V росло параллельно с растущим распространением RISC-V на рынках и в разных регионах, — добавляет Калиста Редмонд, исполнительный директор RISC-V.

Я горжусь тем, и благодарны за стратегические инвестиции и сотрудничество членов RISC-V в их техническом вкладе, поскольку мы вместе строим RISC-V как ISA для открытой эры вычислений.

Полная ретроспектива доступна в блоге RISC-V; тем временем список недавно ратифицированных спецификаций и добавленных к ним расширений можно найти на вики RISC-V International.

Кратко о новостях FOSSi

У вас есть отзывы или новости для включения в будущий информационный бюллетень? Пожалуйста, отправьте это по адресу [email protected].

Подпишитесь, чтобы получить El Correo Libre прямо на свой почтовый ящик.