Разве шина данных ЦП не должна совпадать с вводом данных ПЗУ?

Я должен разработать систему, имеющую

  • ЦП с 16-битной адресной шиной и 8-битной шиной данных.

В этой системе я имею в своем распоряжении:

  • ОЗУ с шириной ДАННЫХ 4 бита и шириной АДРЕСА 12 бит.

и:

  • ПЗУ с шириной ДАННЫХ 8 бит и шириной АДРЕСА 14 бит.

Не является ли проблемой то, что размеры шин данных различаются при построении системы? Я имею в виду, я знаю, что при использовании адресной шины вы можете выбрать, с какими линиями шины вы хотите работать, чтобы вы могли ориентироваться на определенное пространство памяти. Но при использовании шины данных, действительно ли это та же идея? Если я непрерывно отображал пространство памяти, будут ли программы, работающие в этой системе, терять данные таким образом, поскольку считываются только 4 бита из 8 битов данных? Это действительно кружит мне голову.


memory-management cpu-architecture hardware bus computer-architecture
person patriques    schedule 27.09.2012    source источник
comment
Это просто означает, что RAM может передавать только 4 бита за такт шины, а ROM может передавать 8, и вы должны принять это во внимание при разработке логики управления...? Я пропустил более глубокий вопрос? Или, может быть, если вы предполагаете, что слово данных передается за один цикл шины, то вы можете увидеть, что слова данных оперативной памяти обязательно вдвое меньше слов данных ПЗУ, что может вызвать проблемы...   -  person    schedule 27.09.2012
comment
Я удалил тег «домашнее задание», поскольку он устарело   -  person J.A.I.L.    schedule 27.09.2012
comment
ну нет, это как-то объясняет, но тогда более глубокий вопрос: означает ли это, что для записи полного слова в регистр (если размер слова один байт) требуется два такта для оперативной памяти, а может быть сделано за один тактовый цикл для ПЗУ? Если это так, то это проще, чем я думал, но как вы разрабатываете логику управления, чтобы справиться с этим и различать их?   -  person patriques    schedule 27.09.2012

Ответы (1)


arrow_upward
0
arrow_downward

Вы используете две части оперативной памяти рядом.

Один обеспечивает D0-3, а другой D4-7.

Посмотрите на модуль DIMM из современного компьютера; чипов ОЗУ много, но они параллельны.

В прежние времена все чипы DRAM имели разрядность 1 бит, поэтому для создания банка памяти требовалось очень большое их количество. Схема Apple II

Заставляет ли это вас задуматься о том, что чипы оперативной памяти работают с одинаковой скоростью?

Проблемы с синхронизацией ОЗУ при увеличении скорости привели к изобретению SDRAM (синхронной ОЗУ) с конечным автоматом в ОЗУ, синхронизируемым ЦП.

Просто почувствуйте себя счастливым, что ваше задание не имеет ОЗУ, больше похожего на DRAM с адресацией строк и столбцов вместо адресной шины.

person Tim Williscroft    schedule 05.10.2012