Я разработал схему, используя библиотеку RTL SystemC. Эта схема работает нормально, и я могу правильно смоделировать ее. Теперь я хочу развернуть его в FPGA и ищу способ преобразовать мой код SystemC в VHDL или Verilog, чтобы использовать его в Xilinx ISE.
Есть ли способ сделать это ? Или нужно снова все программировать, но на этот раз на VHDL?
Вероятно, да, вам придется клонировать существующий дизайн в VHDL - конечно, если вы должны использовать ISE. Но, возможно, стоит сначала взглянуть на Vivado.
Однако, предполагая, что ваш симулятор понимает VHDL так же, как SystemC, это будет просто, потому что вы можете поместить VHDL в существующие тестовые стенды и проверить его правильную работу, тем самым повторно используя по крайней мере половину вашего программирования.
И, по-видимому, вы можете использовать версию SystemC в качестве точной спецификации; перевод этого на VHDL должен быть довольно простым процессом.
