Позволяет ли Hyper Threading использовать L1-кеш для обмена данными между двумя потоками, которые выполняются одновременно на одном физическом ядре, но в двух виртуальных ядрах?
При условии, что оба принадлежат одному процессу, то есть в одном адресном пространстве.
Страница 85 (2-55) - Справочное руководство по оптимизации архитектур Intel® 64 и IA-32: http://www.intel.com/content/dam/www/public/us/en/documents/manuals/64-ia-32-architecture-optimisation-manual.pdf
2.5.9 Поддержка технологии Hyper-Threading в микроархитектуре Intel®, кодовое имя Nehalem
...
Более глубокая буферизация и расширенные политики разделения ресурсов и разделов:
Реплицированный ресурс для операции HT: состояние регистра, переименованный буфер стека возврата, ITLB большой страницы.
Разделенные ресурсы для операции HT: буферы загрузки, буферы хранения, буферы изменения порядка, ITLB малых страниц статически распределяются между двумя логическими процессорами.
Ресурсы, совместно используемые в процессе HT: станция резервирования, иерархия кеша, буферы заполнения, как DTLB0, так и STLB.
Чередование во время операции HT: операция внешнего интерфейса обычно чередуется между двумя логическими процессорами для обеспечения справедливости.
Неизвестные ресурсы HT: исполнительные единицы.