проверка с помощью Questasim

Я пытаюсь проверить свой дизайн в Questasim, и дизайн находится в VHDL. Я использую Makefile. Команда

vcom -93 -work $(work) $(RTL) $(SVTB1) $(SVTB)

Он вызывает компилятор VHDL, но не отображает сигналы master_driver.
Кто-нибудь может подсказать решение?


uvm questasim
person Tsr    schedule 21.08.2017    source источник
comment
Вам нужно будет опубликовать весь make-файл, чтобы мы знали, что не так.   -  person noobuntu    schedule 23.08.2017
comment
comp0: vlog -work $(work) $(RTL) $(INC) $(SVTB1) $(SVTB) comp1: vcom -93 -mixedsvvh -work $(work) $(RTL) $(SVTB1) $(SVTB)   -  person Tsr    schedule 24.08.2017
comment
@noobuntu есть ли какая-нибудь команда для компиляции файлов VHDL и SV вместе?   -  person Tsr    schedule 29.08.2017

Ответы (1)


arrow_upward
0
arrow_downward

У меня есть одно решение, но я не знаю, идеальное ли оно. Решение моего вопроса заключается в том, чтобы разделить коды SV и VHDL на две разные папки и скомпилировать их отдельно. Но рабочая папка должна быть такой же.

person Tsr    schedule 30.08.2017