Вопросы по теме 'cpu-cache'
очистить кеш Core Duo перед перезагрузкой?
Предположим, я пишу в ОЗУ системы Core Duo через кеш L1 / L2.
Предположим, я собираюсь писать в постоянное место в ОЗУ и вскоре после этого вызвать панику в ядре Linux. Местоположение является постоянным, что означает, что оно не будет повторно...
355 просмотров
schedule
12.01.2023
Почему размер кэша L1 меньше, чем размер кеша L2 в большинстве процессоров?
Почему размер кэша L1 меньше, чем размер кеша L2 в большинстве процессоров?
25297 просмотров
schedule
09.01.2024
Как можно победить тайники?
У меня есть этот вопрос по моему заданию на этой неделе, и я не понимаю, как можно победить кэши или как я могу показать это с помощью программы сборки. Может ли кто-нибудь указать мне правильное направление?
Покажите на примерах ассемблерных...
743 просмотров
schedule
20.07.2023
Какой порядок вложенных циклов для перебора двумерного массива более эффективен
Какой из следующих порядков вложенных циклов для итерации по двумерному массиву более эффективен с точки зрения времени (производительности кэша)? Почему?
int a[100][100];
for(i=0; i<100; i++)
{
for(j=0; j<100; j++)
{
a[i][j]...
8290 просмотров
schedule
04.05.2022
Насколько можно доверять профилированию аппаратных счетчиков с помощью VsPerfCmd.exe?
Я пытаюсь использовать VsPerfCmd.exe для профилирования неправильного предсказания ветвления и промахов кеша последнего уровня в инструментированном собственном приложении.
Установка работает так, как написано на жести , но результаты, которые я...
554 просмотров
schedule
02.07.2023
Расшифровать задание по измерению пропускной способности кэша L2
Я заметил, что несколько моих одноклассников на самом деле пытались задавать вопросы об этом же задании на StackOverflow за последние несколько дней, поэтому я собираюсь беззастенчиво скопировать и вставить (только) контекст одного вопроса, который...
333 просмотров
schedule
27.07.2022
Как получить размер кеша L1, L2 и L3 с помощью инструкции CPUID в x86
Я столкнулся с проблемой во время подготовки проекта x86 на ассемблере, целью которого является написание программы, получающей данные L1, код L1, размер кеша L2 и L3.
Я пытался найти что-нибудь в документации Intel и в Интернете, но безуспешно....
5461 просмотров
schedule
13.02.2024
Есть ли такие процессоры, у которых есть инструкции для обхода кеша?
Есть ли такие процессоры, у которых есть инструкции для обхода кеша для определенных данных? На этот вопрос также есть ответ, который предполагает, что инструкции SSE4.2 действительно обходят кеш. Может кто-нибудь просветить меня по этому поводу?
2174 просмотров
schedule
04.07.2023
Какой из них будет рабочей нагрузкой (использованием) ядра ЦП, если есть постоянный промах кеша, будет 100%?
То есть, если ядро процессора большую часть времени ожидает данных из ОЗУ или кеша-L3 с кешем-промахом, но система работает в режиме реального времени (приоритет потока в реальном времени), а поток привязан (аффинити) к ядро и работает без...
309 просмотров
schedule
23.04.2022
Является ли L2 включенным или не включенным в i7 CPU 860 @ 2,80 ГГц?
Мне интересно найти инклюзивный / эксклюзивный характер кэша L2 в серии Intel i7 (i7 CPU 860 @ 2,80 ГГц).
Здесь я нахожу две ссылки , связанные с деталями процессора i7 CPU 860 @ 2,80 ГГц, и оба противоречат друг другу . Я сбит с толку и не могу...
211 просмотров
schedule
12.06.2023
Как я могу поделиться библиотекой между двумя программами в c
Я хочу использовать одни и те же библиотечные функции (например, библиотеку OpenSSL) в двух разных программах на C для вычислений. Как я могу убедиться, что обе программы используют общую библиотеку, что означает, что только одна копия библиотеки...
837 просмотров
schedule
10.05.2023
Неожиданный вывод на C с доступом к ARRAY в памяти с помощью RDTSC
Вот моя программа на C.
#include <stdio.h>
#include <string.h>
#include <stdlib.h>
#include <stdint.h>
static int DATA[1024]={1,2,3,4,.....1024};
inline void foo_0(void)
{
int j;
puts("Hello, I'm inside foo_0");...
104 просмотров
schedule
31.05.2022
Оптимизация кеша для добавления 2 длинных векторов
Данные 2 длинных вектора по 2000 элементов каждый должны быть добавлены на машину с 32-байтовой строкой кэша (одноуровневый кэш) и процессором. Мы должны добавить эти 2 вектора так, чтобы сумма попала в новый вектор. например. c[0]=a[0]+b[0],...
205 просмотров
schedule
17.07.2022
Возникают ли конфликты банков на оборудовании без графического процессора?
В этом сообщении в блоге объясняется, как конфликты банков памяти снижают производительность функции транспонирования.
Теперь я не могу не задаться вопросом: происходит ли то же самое на «нормальном» процессоре (в многопоточном контексте)? Или...
585 просмотров
schedule
31.05.2023
Почему протокол MESI может привести к действию записи, за которым следует действие записи по тому же адресу?
Протокол MESI, используемый с обратной записью. 2 ядра на одном процессоре, для простоты кэшируется только L1.
адрес A никогда не использовался
ядро 1 инициировало действие записи по адресу A. Это приводит к тому, что данные сохраняются в его...
127 просмотров
schedule
28.03.2023
Производительность настройки Cortex-A9 Exclusive L2 Cache
Повысит ли производительность «Эксклюзивный L2-кэш» в Cortext-A9? В Техническом справочном руководстве ARM Cortext-A9 есть некоторые пояснения по поводу «Эксклюзивного кэша L2»:
8.1.5. Эксклюзивный кэш L2 Процессор Cortex-A9 может быть подключен...
832 просмотров
schedule
01.03.2023
3D FFT с данными больше, чем кэш
Я искал ответ на этот вопрос, но не нашел ничего, что могло бы мне напрямую помочь.
Я работаю над трехмерным числовым интегратором для нелинейного УЧП, используя библиотеку параллельного БПФ, включенную в MKL.
Мои массивы состоят из 2 ^ 30 точек...
199 просмотров
schedule
13.04.2023
Смотреть сквозь vs Смотреть в сторону
Допустим есть 2 кеша L1 и L2
L1
Hit rate of L1=0.8
Время доступа l1=2ns
а время передачи ч/б L1 и ЦП 10 нс
L2
Hit rate of L2=0.9
Время доступа L2 =5нс
а время передачи ч/б L2 и L1 составляет 100 нс
Каково будет...
9707 просмотров
schedule
04.12.2022
Поведение кеша процессора Objective-C
Apple предоставляет некоторую документацию по синхронизации переменных и даже по порядку выполнения. Чего я не вижу, так это документации по поведению кеш-памяти ЦП. Какие гарантии и контроль есть у разработчика Objective-C для обеспечения...
643 просмотров
schedule
03.11.2023
Кэш-память процессора L3 показывает странные результаты
После прочтения этой статьи Я решил проверить это на своем ноутбуке. Идея состоит в том, чтобы создать массив размером [1..40] Мб, а затем перебрать его 1024 раза (например, для массива с размером 1 шаг будет 1024, для массива с размером 2 Мб шаг...
275 просмотров
schedule
12.11.2022
