Этот код Chisel работает нормально: chiselMainTest(Array[String]("--backend", "c", "--genHarness"), () => Module( new Cache(nways = 16, nsets = 32) )){c => new CacheTests(c)} Однако этот - небольшая вариация - вызывает ошибку времени...

Я хочу сделать 4-битный сумматор и вычитатель с VHDL. Я создал 1-битный полный сумматор, XOR Gate (для вычитания) и 4-битный сумматор, как показано ниже: Полный сумматор: LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY FullAdder_1_Bit IS...

Мне нужно сделать дизайн, который сортирует биты 32-битного вектора (не уверен, что он называется вектором) следующим образом: 1010010101010 => 00000001111111 У меня должен быть 32-битный параллельный вход и последовательный выход, и он...

Может ли кто-нибудь объяснить мне, почему вместо триггера следует выводить защелку? always_ff @ (posedge clk, negedge rst) begin if (!rst) a <= '0; end Разве тот факт, что блок always чувствителен к фронту сигнала, не должен быть...

Мне нужно реализовать цифровую логическую схему с логическими элементами, такими как И, ИЛИ, НЕ, СУММИТЕЛЬ (и т. д.), которая получает 8-битное двоичное число и возвращает количество самых длинных последовательных 1 на входе. Например: 11110011...