Вопросы по теме 'zynq'
Простые управляющие сигналы сумматора на Zynq SoC - Zedboard
Я новичок в Zedboard и работаю над переносом сложного аппаратного ускорителя, который сейчас работает на обычной плате FPGA. В любом случае, я хочу ходить, прежде чем смогу бегать, поэтому я сделал учебники по спидвею Zedboard и теперь играю с...
1851 просмотров
schedule
13.07.2023
Zybo Zynq-7000 clk в ucf?
Недавно я купил себе плату разработчика Zybo Zync-7000, чтобы выполнять некоторые школьные задания и возиться с ней дома, но когда я впервые собирался достать часы из своего UCF, я наткнулся на это.
## Clock signal
#NET "clk" LOC=L16 |...
1381 просмотров
schedule
14.07.2022
Можно создать только 1 устройство generic-uio.
Я пытаюсь предоставить прерывания пользовательскому пространству с помощью драйвера uio_pdrv_genirq. Однако я могу создать экземпляр только 1 устройства в дереве устройств, все последующие устройства не проходят проверку. Система представляет собой...
2235 просмотров
schedule
20.05.2023
Логические ячейки ПЛИС
У меня есть небольшая презентация о технологии FPGA. У меня такой вопрос: если ваша ПЛИС имеет 85 тыс. логических ячеек, значит ли это, что она может выполнять 85 тыс. операций одновременно?
Чего я пытаюсь добиться, так это шокировать публику...
1028 просмотров
schedule
01.06.2022
Соединение плат Zynq детерминированным способом
Я пытаюсь создать кластер с платами Zynq-7010 для приложения реального времени. Один из них будет ведущим и будет управлять восемью клиентскими платами. Мастер-плата также будет собирать данные от клиентов. Я пытался использовать 100-мегабитное...
36 просмотров
schedule
03.07.2023
Что такое/как получить компилятор дерева устройств?
Я пытаюсь запрограммировать плату Xilinx zc706, что включает в себя сборку ядра Linux и настройку загрузчика. Я следую рабочему процессу, приведенному здесь .
Первым шагом после загрузки является создание компилятора дерева устройств, который мне...
592 просмотров
schedule
15.04.2023
Не удается загрузиться с FIT-образа
Я работаю с Xilinx Zynq-7000 SoC и пытаюсь перейти от «устаревшего» (образ uImage + DTB + initramfs) к «современному» (образ FIT) процессу загрузки. Это текущая последовательность команд, которые я использую для загрузки моей платы (выходные данные...
5311 просмотров
schedule
29.06.2023
Xilinx: отправка данных через UART на ZedBoard
Я использую ZedBoard, на котором есть программируемая SoC Zynq-7000. Я пробую один из приведенных примеров (можно импортировать из Xilinx SDK), он называется xuartps_intr_example.c
Этот файл содержит драйвер UART, который используется в режиме...
3382 просмотров
schedule
05.11.2023
Операции ввода-вывода Filo с SD-карты в Xilinx Zynq ZCU102
Я использую оценочный комплект Xilinx Zynq UltraScale+ MPSoC ZCU102. Я хочу запустить программу C++ в инструменте Xilink SDK (работающем на компьютере с Windows), которая может выполнять операции ввода-вывода Filo с двоичным файлом, хранящимся на...
808 просмотров
schedule
20.06.2023
Как я могу написать свою программу на C в двух функциях?
Мне было интересно, как я могу написать свой код C (всего один единственный .c с парой разных функций) всего в две функции с входами и выходами. Я ищу их, потому что я собираюсь поместить часть моего кода в процессор, а другую оставить в FPGA, они...
136 просмотров
schedule
14.01.2023
Не удается скомпилировать диаграммы Qt для встроенного Linux в Zynq
У меня было приложение, написанное на Qt5.12.2, которое использует QCharts для построения некоторых сигналов. Я хочу, чтобы это приложение работало на плате на основе Zynq, особенно на плате Zybo от Xilinx. Однако предоставленная информация для...
542 просмотров
schedule
02.09.2022
Доступ к Zynq BRAM с PS и PL
Я пытаюсь записать данные в двухпортовый BRAM и прочитать их из PL. Я создал настраиваемый BRAM из каталога IP и поместил его в оболочку, чтобы я мог использовать его на блок-схеме. Ширина PORTA составляет 32 бита, а ширина PORTB - 256 бит. Мне...
953 просмотров
schedule
16.05.2023
В какой области памяти DDR размещена куча FreeRTOS (устройство Zynq 700)?
Я изо всех сил пытаюсь понять концепцию управления памятью в FreeRTOS и был бы признателен, если бы кто-нибудь подтвердил мое понимание вещей.
У меня есть устройство Zynq 7000, в котором я реализовал некоторую пользовательскую логику и контроллер...
255 просмотров
schedule
01.06.2022
Zynq 7000: минимальный ассемблерный код для инициализации cpu1 из cpu0
Я пытаюсь выяснить минимальные требования для инициализации cpu1 из cpu0 в конфигурации усилителя на zynq-7000.
У меня есть данный FSBL, который передает u-boot, с помощью которого я копирую обе программы (cpu0/1) из флэш-памяти в разные места в...
227 просмотров
schedule
12.03.2023
Драйверы периферийных устройств Xilinx Zynq
Я начал разрабатывать программное обеспечение для ZYNQ 7020 SoC от Xilinx. Я закончил несколько руководств и обнаружил, что всякий раз, когда я использую какой-либо предопределенный блок в PL (например, контроллер GPIO), соответствующий программный...
95 просмотров
schedule
09.05.2022